2026年5月25日，在芯片尺寸不断缩小变得日益困难的当下，华为提出了名为逻辑折叠（LogicFolding）的全新芯片设计方法，如同一年前DeepSeek的横空出世，这是一种足以推动半导体行业继续前行的新路线，具体论文，已发表在预印本平台。论文作者华为半导体业务部总裁何庭波基于逻辑折叠，提出半导体领域的“韬（τ）定律”，在过去六年中，华为已经运用韬定律与相关的理念，设计并量产了381款芯片。
    你也许已经看过很多关于这件事的报道，但逻辑折叠和之前的芯片设计有何不同之处，为什么会给芯片带来显著提升，相比摩尔定律，“韬”定律又会对AI产生哪些影响，读完本文，你将搞清楚这些问题。

逻辑折叠，让芯片间的通信不用绕路
    在过去的六十年里，半导体芯片的发展史本质上就是一部空间缩放的历史。通过不断缩小晶体管的物理尺寸（即“制程”，如从微米级一路缩小至如今的3nm），同等面积的硅片得以塞入更多增长的晶体管，从而带来了算力的飞跃、能效的提升以及单位算力成本的断崖式下降。
    然而，随着晶体管的尺寸制程逼近原子级别，单纯依赖“把晶体管做小”的空间缩放，由于量子力学的量子隧穿效应正遭遇难以逾越的物理阻碍。在7纳米及更先进的节点下，单纯减少晶体管体积所带来的边际收益递减，反映到日常的观感，就是这些年芯片厂商挤牙膏，新一代芯片的性能提升有限。
    而华为提出的逻辑折叠，在其论文中给出的定义是“将数字、模拟和存储器电路分布在垂直堆叠的有源层中，以联合优化性能、功耗和面积。”
    何庭波在论文中写道：“数字系统的性能上限由相邻触发器级之间的关键路径延迟设定，而该延迟又主要由该路径上的互连电阻电容和逻辑门数量决定。”这句话可以理解成你在图书馆查询资料，CPU负责列出书单，之前的空间缩放，目的是一次多列出几本书，但你能多快查到资料，还取决于图书管理员需要花多久去找出你列的这些书，也就是前文的关键延迟。
    而逻辑折叠，相当于让之前的图书馆是一层楼，图书管理员要找齐所有书需要走很多路，而现在图书馆变成了多层高楼，楼里还装了电梯，这样图书管理员只需花极少的时间就能找齐你要的书。对于芯片来说，逻辑折叠显著降低了数据传输用时（延迟），从而加速了数字系统整体的性能。
    具体来看：传统的芯片将晶体管放置在一个平面上，并通过上方的布线让其连接，而逻辑折叠分布放弃了平面布线，在两个（最终将是更多）垂直堆叠的有源层上，通过超细间距的混合键进行连接（ultra-fine-pitch hybrid bonding）。而这带来的影响是信号连接所需的线路变短，芯片在相同制程下能够以更高的频率运行。
    首款采用“逻辑折叠”技术的2C商用产品将是华为为新旗舰手机准备下一代“麒麟2026”移动端芯片，预计将于今年秋季晚些时候发布，不依赖先进光刻机，基于现有制程。华为声称，该技术将显著提升性能和能效。使用逻辑折叠后，晶体管密度从155 MTr/mm²上升至238 MTr/mm²；能效提高了41%，最高时钟频率提高了近13%，这种幅度的改进，之前需要三年的几何缩放才能实现。
    上表展示了麒麟CPU工作主频的趋势，华为预测，最终有望在未来五年内达到等效于先进1.4nm工艺技术的晶体管密度，能效预计在三到五年内至少翻一番。
    需要注意的是，这并不一定意味着华为将使用传统光刻方法在物理上制造出真正的1.4nm芯片。相反，该公司主张，通过更智能的芯片架构和信号优化，可以提供同等水平的计算能力。
    而所谓的“韬”定律，就是在芯片设计时，定义一个描述信号传递时间参数τ（韬），将其作为优化目标，而非摩尔定律时，只关注晶体管的大小，每一代芯片，相比前一代芯片，其信号传递所需的时间都成比例减少，这就是华为在其五年来381个各类芯片中发现的规律。
τ_{t+1} = τ_t / α
    上式中的α即时间缩放因子，指的是下一代芯片的信号传递时间只是上一代芯片除以一个常数。在摩尔定律中，每18-24个月，同等大小的芯片中晶体管数量翻倍，而“韬”定律则意味着每一代芯片其晶体管间通信的用时将指数级下降。

从皮秒到微秒
    AI数据中心中的“韬”定律前文讲述的是手机芯片中的“韬”定律，那在毫瓦级智能手机芯片中呈现的规律，是否能经受住向AI训练和推理的吉瓦级体系的转化？
    对此，论文中写道：“迄今为止的生产经验表明，对于功耗受限的移动设备，α ≈ 每年1.3倍；对于安全关键的自主系统（例如汽车自动驾驶芯片），α ≈ 每年1.5倍；对于AI相关的服务器芯片，α高达每年10倍”。
    上述数字意味着，“韬”定律对AI数据中心尤为适用。大型AI数据中心需要数百或数千个芯片像一台机器一样运行，其中超过80%的能量被数据移动消耗；超过70%的系统成本分配给数据存储。这意味着减少数据在芯片及机架间传输中花费的时间至少与减少计算花费的时间一样重要。
    在AI中应用“韬”定律，需要让τ被视为系统级目标并应用于整个链条，而不是在单个CPU内进行加速。华为首先用统一总线（一种在机箱内部和跨机箱运行的单一协议）取代了目前英伟达显卡采用的传统多节点、多加速器架构（即通过多个堆叠的协议移动数据）。之前每一次数据转换都会增加延迟、降低可靠性并产生额外成本，采用统一总线后，传输延迟从之前的几十微秒下降到大约100纳秒，系统的τ减少了约500倍，使得多机架AI集群可以表现得像一台单一的连贯机器。
    此外，华为半导体开发的“高密度光互连节点引擎”（Hi-ONE）——一种近封装光学引擎，可为每个AI计算模块提供8 Tb/s的带宽，而之前的带宽为400Gb/s。该方法将数据中心间的传输距离从不到1米延长到100米，使得分布式、吉瓦级数据中心的高密度互连在物理上成为可能。
    华为何庭波的论文中写道：使用逻辑折叠，预计到2035年，AI相关芯片的硬件集成度将增加100倍以上，τ的减少分布在数据中心的每一层硬件结构中，而不是集中在处理器上。

未来的芯片需要更多合作者
    计算机的发展过程中，内存和处理器逐渐分开。处理器的性能沿着摩尔曲线持续进步，而内存供应商则不考虑计算，独立设计存储芯片。于是我们看到，英特尔做出的CPU不需要考虑用的是三星还是美光的内存，而内存厂商则会因为供给数据中心，利润更高的高带宽内存（HBM）停掉消费级内存的生产线，从而导致内存价格显著增长。
    AI的发展，需要芯片间进行高带宽通信。当前我们谈论显卡的性能时，关注点也不只是计算能力，更多的是显存大小，这意味着计算正与存储开始变得密不可分，对于当下的AI算力中心，数据移动与计算本身一样关键，处理器和内存被视为紧密的物理集成。而随着“韬”定律强调减少数据传输的延迟，存储和计算的关系将变得更加紧密。
    这就如同工业革命初期，纺织厂将纺纱与织布分设两地以专业化；但当订单规模与交付速度要求飙升，物流时间成为致命瓶颈，工厂必须将工序重新整合进同一屋顶。AI时代，数据就是原料，延迟就是物流成本，存算融合是物理规律下的必然选择。
    对AI时代的硬件开发者，存算融合要同时关注存储和计算。厂商不能像之前那样，存储厂商与计算厂商泾渭分明，而是要在计算芯片设计时就考虑存储，这意味着更大范围的合作与机遇。
   “韬”定律的出现，虽然在一定程度上解决了对目前被西方封锁对EUV级紫外光刻机的依赖，但对于想要破局的国内半导体行业来说，仍然需要引入外部合作，其中关键的一点是EDA（电子设计自动化）软件。
    之前的EDA，都是为面积、时序和功耗沿着三个独立的轴进行优化的时代而开发的，传输时间τ不过是一个无关大局的参数。要想在未来更好地应用“韬”定律，需要从头开始考虑τ的自动化设计软件。未来的EDA工具需要在标准单元级别，跨越多个垂直有源层进行自动布局和布线，把关键路径上的逻辑门像折纸一样“折叠”到上下层，从而纯粹为了压缩信号传输时间而设计芯片。
    当下芯片设计的评测指标和规范，都是为“单工作负载单标量”设计。“韬”定律要求提出考察传输时间的新评测指标。谁能建立新的评测标准及产业规范，谁就能在未来将直接引导全球研发资本的流向。
    此外，需要指出的是，“韬”定律的出现，并没有解决AI数据中心巨大的耗能问题，一个运行速度快10倍但功耗大10倍的超级计算节点没有违背“韬”定律，但可能会超过电网能够承担的负荷，这需要新的技术突破来应对能源问题。
    对此，华为强调加强合作的重要性，何庭波表示，没有任何一家公司能够独自解决半导体行业面临的挑战。在“韬”定律设定的路径下，华为期待与全球科学家、工程师及行业合作伙伴紧密合作，共同推动半导体和电子产业的持续发展。
    值得注意的是，相比之前国外厂商和研究机构类似的优化方案，华为做到了系统层面的全方位优化。“韬”定律建立了跨半导体器件、电路、芯片和系统的多级协同优化机制，并将传输时间作为系统性优化目标，以多种方式提升各级的性能、能效和晶体管密度。
    例如美国半导体代工厂SkyWater和斯坦福等高校合作的3D芯片，通过创纪录的垂直连接数量和紧凑布局，将内存和计算单元紧密布置，设计避免了平面芯片中进展受限的卡顿。类似的还有美国半导体公司AMD的3D V-Cache技术，该技术已用在2026年新推出的工作站及消费电子级CPU芯片上，例如5600 3D和PRO系列。英特尔2025年推出的18A工艺芯片，也采用了3D封装，从而释放了正面的布线资源，让逻辑门可以更紧密地排列，本质上也是在压缩信号传输的时间常数。
    然而，国外厂商多将3D堆叠看成是一种芯片封装技术，“韬”定律首次将之上升为了“替代摩尔定律的底层物理法则”。华为面对封锁，再一次走在了全球行业的前列，而国外企业目前更多停留在模块级的3D物理实现上。
    对产业界来说，过去三十年，半导体领域风险投资、国家基金、企业研发预算的指挥棒只有一个：先进制程节点。谁掌握3nm，谁就掌握未来。“韬”定律对出现宣告：竞争不再需要永久停留在光刻机。这对受限于EUV获取的企业是战略突围，对于全球AI产业，长远来看是能夯实根基的重大利好。
   “路线图已经明确，未来的挑战还很多（The roadmap ahead is demanding, but the direction is unambiguous）”，就用华为何庭波论文的最后一句结束该文。